This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

[1] [] 巴亚亚斯科内(J.P)

m公開特許公報 (A)

(1) (1) 日开出商公司 (1) (1)

特開平8-125066 (13)2MB #MEE (1996) 5A17B

COME CL.

京別記号 作用复理器号

ΕI

双轮表示复历

HOIL 13/13

13/:1

A 6921-4E

HOIL 23/12

審室並ぶ 糸放水 非水県のD.4 FD (全7頁)

(11) 出車6号

###6-284536

(71) 比重日

平成6年(1994)10月26日

(71) 出版人 000002897

大多本的製造式金社

医家庭矫理医师等如复叮一丁章 1 第 1 号

121克男者 八本 智

发示证新度还市省此党的一下自1819

大日本印制器式金达内

(72)兒明年 森田 证券

京京在新春在北京市公共町一丁四十年1号

大日本印刷的双套栏内


(10)代理人 异理士 小西 按吴


(54)【見明の名称】複数製止型率基本以底とそれに用いられるリードフレーム。及び解释対止型率基本装置の製造方法

(\$1) (夏約)

【目的】 芝なら窓口対止数半導体を使の深度液化、本 収配化が求められている中、半端体を選パッケージサイ ズにおけるチップの占有をモ上げ、半途体を置の小型化 に対応させ、共同に収集のTSOP等の小型パッケージ に避乱であった至なる多ピン化を実装した複数が止型率 部体整理を提供する。

【状成】 ・中部体表子の菓子製の部に、中部体表子の菓子製の部に、中部体表子の菓子製の開発子部と、中部体表子表の内部機子部と、中部内部部の製造を表示の原子部と、自然の内部を開発して、自然の内部を開発し、自然の一体として、自然のでは、自然を表示して、自然を表示して、自然を表示して、自然を表示して、自然を表示して、自然を表示して、自然を表示して、自然を表示して、自然を表示して、自然を表示して、自然を表示して、自然を表示して、自然を表示して、自然を表示して、自然を表示して、自然を表示して、中部体表示を表示して、中部体表示を表示して、中部体表示を表示して、中部体表示を表示して、中部体表示を表示して、中部体表示を表示という。





(以下はふらと世)

。 (结束项)) 生果化生子の石干色の反に 二番化生子 の妻子と互気的には終するための内閣以子社で、本選は 生子の双子町の正へ正文してただへと向くたま区井への 住民のためのが思想子部と、反記内部は子葉とかは電子 越とを連絡する状況リード応とも一体としたリード値を 在公司、允及は年初度を介して、比なしてなけており、 ・且つ、回見益氏等への大名のためりキ田からなる方式会 種を向花は飲のをリードの方式は子品に連ねさせ、少な くと も前記 年田からなら方式を座の一貫に非際配よりお。 16 ・方面数子製造に 年田からなら方式 電視を作むする工作。 おに届出させて思けていることも特定とても根据目止急 丰福 在 2 念。

【建水理2】 ・ は水原1において、半温は菓子の菓子は 半級体を子の双子匠の一丸の辺の耳中心似身上にそって 配置されており、リードがは江豆の菓子も茶ひように対 肉し肉花一対の辺にないおけられていることを共産とす 5世界村业数丰温四页层。

【建筑項3】 単名はま子の記子と言葉的にひまてるた めの内部双子部と、カ部区科と見及するための方針双子 部と、成是内型電子部との登録子配とも連載する作品リー18 一ド部とを一体とし、30万年以子的も、72歳リードがも 介して、リードフレーム歯から医安する一方向側に交出 ませ、 別向し先は部局士で選挙載を介しては城する一対 7内郡総子郎を攻京於けており、立つ、その都紀子郎の 今朝で、 は成り一ド郎と遅なし、一年とじて全年を任持 『る外 吟感を立けていることをM 正とするリードフレー

【森太塚4】 単語作気子の親子飮の節に、単語作意子 1 年子と考点的に意味するための内区は子似と、平は作 子の超子側の面へ甚交してお思へと向くお記忆はへの 30 既のための外征以下部と、爪尼内部は千里と外部電子 とも遅延するほぼリード部とモー作としたな色のリー 然とを、始降性単れ尽を介して、企会して及けてお . 旦つ。医路蓋低等への異なのための半田からなるが な甚られたななのちリードの九を以子供に連絡をせ. なくともの記半田からなるの意思性の一部は御首都と 外縁に裏出させて及けている複数対正型平線を変更の を万益であって、少なくとも、 (人) エッチングDI で、単葉体表子の電子と写真的に名誉するための内部 予解と、外部問題と推議するための方を似乎思と、R (4) テから多ピン化に対しても陥れが見えてきた。 1 蘇陽子部と外部は平的とも世界する技术リード的と 一体とし、双外製造子似を、存成リード似を介して、 - ドフレーム面から意文すら一方内肌に戻出させ、オ - 先戦部疾士で連結後モガして世級する一対の内閣は 『を確放感けており、且つ、それ事故子都のれ名で、 !リード群と連絡し、一年として全年を乗りてものか 及けているリードフレームも作句する工程。(B) (リードフレームの外観粒子部例でない部(京都)に :好を配け、打ち位を全型により、ガボナら内閣電子

けられた地界化でも作らばず、リートフレームのけらり かれた武分が平岩は東京の第三部にくるようにして、丸 記度単れもかして、ソートフレーム2mをエるルエテへ なむする工せ、(C)ツードフレームのAPRモモリギ 星の気分を打ちばきまかによりのが終去するこせ、 (D) 平高に単子の電子部と、切断されて、そのにます へ行動された内閣は子訳の先端就ともワイナボンディン グしたほに、形理により方区親子似区のみも方区に真出 ラヴェキはそれたよう工品。(E) なおなれになかした とも含むことも中国とする年度民化をよるな公園のなる

【発明の詳細な反映】

[0001]

7 G.

【産業上の利用分別) 本民戦は、 本点なま子をなむする 御身針止型の単点な象徴(プラステックパッケージ)に 詳し、共に、実は正広を向上させ、点つ、多ピン化に方 応できる本色は基準とその製造方法に成てる。

100021

【従来の技術】近年。年課は収益は、本具技化、小型化 住所の進歩と電子数針の本性軟化と見落足小化のは向 (時度) から、LSIのASICに代表でれるように、 ますます本意は化、本蔵的化になってきている。これに 食い。リードフレームモ無いた灯止気の半されまなブラ ステックパッケージにおいても、その年兄のトレンド M. SOJ (Small Outline)-Lead ed Package) PQFP (Quad Flat P.さく ヒ A まで) のような意思実装型のパッケージモ 異で、TSOP (Tin Small Outline Package) の以及による常型化モ王44としたパ ッケージの小型化へ、そうにはパッケージ内側の3次元 化によるテップな的効果用上を息的としたLOC (Le ad On Chip) の鉄造へと建築してでた。しか し、包容対止型単級体制度パッケージには、本気性化、 高麗鏡化ととしに、更に一層の多ピン化、有型化、小型 化が点めらており、上記包食のパッケージにおいてもチ ップ九乗部分のリードの引き回しがあるため、パッテー ジの小型化に維えが見えてきた。また、TSOP8の小 夏パッケージにおいては、リードの引き回し、ピンピッ

100031

【免帳が常改しようとする意思】 上記のように、又なる 部設封止型半点外質をの黒魚は化、戸径は化が出められ ており、歓迎対止型年級な業量パッケージの一層の多と ン化、発質化、小型化が求められている。ま見明は、こ のような状況のもと、年級存立量パッケージサイズにお けるテップの占有工を上げ、中温は立在の小型化に対応 させ、田海高坂への大泉高龍を正成できる。即ち、田井 士を保護する遺紀型とは正規型に対応する反義に立った。 単級保証区を投票しようとするものである。また、原作 基底への実施を収を向上させることができる単な打止力

には見のするOP町の小型パッケージに困禁であった更 なる多ピン化も実現しようとてろものである。

【注目を展表するための手段】本見架の複雑対止要求選 **仏皇皇は、年曜は京子の皇子朝の面に、年祖は京子の妻** 子と写象的に基準するための内質度子型と、平温は多子 の双子的の面へ区交して外部へと向く外部を持への意味 のための外別被子以と、取記内部第千日と外部電子以と モ盗はする技式リード似とモーはとした江風のリード部 つ。巴替基は有への大なのためのキ田からなる方式を感 そ何及な女の右リードの力を基子をに基礎させ、少なく とも氏記年田からなるの数を包の一部は似身をよりの部 に昇出をせて立けていることを発力とするものである。 南。上紀において、内型電子器と外裏電子部とモーなど した江麓のリード部の紀列を中国は第千の第千副節上に 二次元的に配列し、九軒草を打モキ出ポールにて足成す SCEELDBCA (Ball Crid Arra y) タイプの程度対比数半端4名ほどすることもでき

【0005】 そして、上記において、平温は京子の電子 は半級体ス子の親子節の一分の辺の耳中心を滅上にそっ て配配されており、リード部は営业の原子を決むように 対向し数記一対の辺に沿いなけられていることを希腊と するものである。また、本党明のリードフレームは、訳 韓封止収率基件基金用のリードフレームであって、 平森 体菓子の菓子と電気的に基盤するための内部菓子群と、 外部国際と住民するための外部電子部と、彩記内部電子 部と外部は予節とそ近はするはなりード部とモーなと レーム部から重交する一方向側に交出させ、分向し先輩 部開士で連絡部を介して世界する一対の内が成子部を及 敵なけており、 息つ、もか部株子部の外側で、な故リー ド部と選問し、一体として全体を依然する外の部を設け ていることを共産とするものである。A、上記リードフ レームにおいて、内部電子部と外部電子部とそれを基础 する協蔵リード部とモー体とした最みを拡散リードフレ 一ム部に二次元的に配列するしておぼすることにより8 GA (Ball Crid Array) 9470EB 対止哲学等なな世界のリードフレームとすることもでき (A ъ.

【〇〇〇6】 本民族の飲食財业収率雇件収度の製造方法 は、中国作業子の菓子供の誰に、申请弁束子の菓子とな 気的に延旋するための内部基子部と、中国なま子の無子 駅の着へ位文してお思へと向くお話音基への注意のため の外部位子部と、以記内部は子書と外部は子書とも混は 十ら後載リード 都とモー你とした常見のリード部とモ. 絶難は着料剤を介して、自なして急けており、立つ、自 第基度等への実生のためのキ田からなられまを至それご 複数のちリードのガスは千年におロスセールハノンテム

兄を巴からなどの意味色の一度に変なればいっただけると させて低けている他の自己なお庭の来るの料本のはです。 うて、少なくとも、(A)ニッチング灰工にで、 年 歳 Q ま子の本子と名気的にはまてうための内が冠子 話と、方 部四等と発現するための外配理子原と、 和父内部女子配 とか飢餓子奴とを選びてる方だりード妃とモー体とし、 はお鮮森子郎を、日及リード战を介して、 リードフレー ム正から正文する一方向的に兵士でで、九回し元章献馬 主て書具賞を介しては尺する一月の内見 双子 釘 も 花 島 歌 とを、始始は君和居を介して、君君して立けており、且(16)けており、直つ、るたま常子獣の方式で、作死リート郎 と連絡し、一体として全体を保持する力や死を立りてい ろりードフレームモロをする工せ、(8) お花りードフ レームの力量基子を刺でない器(集団) に 絶象 月 を 税 け、月ちはを金型により、対向する内閣総子部国士を放 数する連絡部とは連絡部に対応する位置に設けられた地 中央とも打ちはせ、リードフレームの打ちはかれた配分 が申退は基子の菓子をにくるようにして、衣之びをおそ 介して、リードフレーム全年も年曜年ま子へ原数する工 権。(C)リードフレームの允许はそさび不要の似分を 打ちなき金型により切割算当する工程。(D) 半級 体景 子の電子供と、切断されて、キ塩は菓子へは取された内 延載子型の元章郎とモワイヤボンデイングした後に、 何 雄により外部は子型匠のみも外部に意出させて全体を封 止する工程。(E)教記が長に貫出した外部株子製能に 辛田からなうが民権ををお与する工会。 とそさ ひことそ 特殊とするものである。

[0007]

【作用】本見味の程度好止変キ事件装置は、 上記のよう な状成にすることにより、4年4名はパッケージサイズ し、以お昼後子男そ、接戻リード夢を介して、リードラ 36 におけるチップのさざまそ上げ、中毒体を産の小型化に 対応できるものとしている。かち、平和井京彦の田井基 近への食業を住を延載し、田嶌高麗への食品を皮の向上 を可能としている。なしくは、内閣総子師、外部総子部 とモー弁とした江田のリード都モ半年年本子部に始始後 らったマガレて無定し、 似足力器電子部に 年田 からなる 外部電影部を連絡させていることより。 名間の小型化モ 並成している。そして、上記4世からなる外部電板部 を、中華食品子面に以下行なるで二次元的に配列するこ とにより、マミかを思の多ピン化を可量としている。 本 日からなるの意を延載を4日ボールとし、二次元的には ガ森電響を配列した場合にはBCAタイプとなり、 中 後年最高のタビン化にも対応できる。また、上尺におい て、中部体系子の菓子が申请は京子の菓子部の一分の辺 の時中心部界上にそって配包され、リード部は複数の単 子を挟むように対向しれた一分の辺に沿い及けられてお り、経常な根據とし、意思性に誰した根據としている。 本党明のリードフレームは、上足のような映成に するこ とにより、上記解除計止型半年を制度の配達を可能とす るものであるが、追せのリードフレームと民様のエッチ

とがてもる。本見時の世様だはなするは名はのなる方法 は、上花リードフレームも思いて、リートフレームの丸 煮菜子料のでない面(石匠)に足及りを広げ、行ち止き **企型により、刀向する内部は千世の土モルスするほどは** とは連貫部に対応する位置に立けられた地質材とそれちゃ はき、リードフレームの月ちはかれた部分が半温は菓子 の漢字形にくるようにして、森記彦華材を介して、リー ドフレーム全はモギ軍は五子へ信頼し、リードフレーム の外や紅モ含む不多の見分を打ちはきま型によりの試験 去でうことにより、内部を子と方式舞子を一片としたは、10 Mに連爪できるものである。まま場所においては力が変 みそダロキボルス雷上にななした。 で見味の、半点は裏 屋の小型化が可能な、且つ、多ピン化が可能な無け料止 型半進化基底の作品を可託としている。

100081

【実施例】女兄朝の世記引止型キ基件製造の実施のも以 下、日にそって以外下ろ、日1 (4) はエヌを外外は対 止型キュルスなの形を近は区であり、BI(b)に質量 の森は色である。白1中、100に非常別点を本意はは 産、101は中国は無子、102はリード型、102A リード年、101人は双子尼(パッド群)、103ほプ イヤ、104位施設指定料、105位置高度、106位 半田(ペースト) からなるのなる医である。 本実友外属 輝野止型半端体整体は、後述でるリードフレールを無い たもので、内部竣子部102人、力部総子部1028を 一体としたし不型のリード部102そ多数年頃は菓子1 0.1 上に始後後型材1.0 くそ介して搭載し、直つ、方部 位子部1028元に今田からなるの意覧を必要収10 5 よりお餌へ突出させて立けた。パッケージを住が料率 選件学院の面接に移立する形質対止型するは至温であ り、回路基底へ店就される点には、半田(ペースト)も 応称、国化して、カジ電子第1028がカ家座舞と電気 的比较级之九名。本文范内制度引止是中国中国建筑、动 1 (b) に示すように、単名作ま子101の電子盤 (パ ッド紙)101人は牛客は菓子の中心はLはぞろれ向し て2番づつ。中心無しに似って記載されてあり、リード 異102も、内閣被予部102人が前記総予部(パッド 益) に見った位置に半部が表子!0~の面の方気に中心 攻を放み対向するように収載されている。 外部選予部) 02日は内部電子数102人からは乗り一ド部102C を介して離れて立位し、ほぼ年年なま子の新聞までに意 - た位置で半導体を千面に征欠する方向に、 豚放りード 1020がレデに金がり、お祭母予第1028はその先 まに位属し、 半硫化泉子の低に平万な低方向で一次元的 :尼州モしている。かち、中心はしも尽みで丸ののRR ²四102Bの配列を出けている。そして、8カビ以子 1に連絡させ、平田(ペースト)からなる力は毛毛10 ・毛朝政制105よりが目に立出させて及けている。

1. 延続旅程程104としては、100ヵmほのボリイ

*:

と言)(果いたが、他には、シリコン芸成ポリイミド) TA1715(日本ペークライト株式会社)や単理化学 及复见HC52C0(巴州祭记员式全社证款) 高加加生 げられる。上花実花のでは、 半田ペーストからなるれ 縁 **えばてあるが、この気がは半田ボールに代えてしまい。** 周、本文集外を提到止気を減作之数は、上足のように、 パッケージをなが以下る女と食の正性に発音する。心は 的に小型化されたパッケージであるが、あみ方向につい ても、鳥)。 0 ホホギ以下にすることができ、 足型も向 長まも、キョロタラ子の双子墓(パッド祭)に向いて打に 尼介したが、中国住民子の電子の反反モニ次元的に配位 し、天皇後子記と外部除子製との一体となった見みを頂 4、平温は皇子の母子を制に二次元的に配列して店 似す ることにより、本点は至子の、一層の多ピン化に十分ガ ETES.

{0009} 次いで、工具幣のリードフレームの工業的 **を思げ、思にもとづいて広気でる。 本実品外リードフレ** 一ムは、上記支給終年退休会区に乗いられたものであ は内壁は千笠。1028に方式は千草。102Cに分乗(10) ち。日2に支援例リードフレームの平面包モホギもの で、即2中、200はリードフレーム、201に内部は 子后。202は外部電子器、203は征放リード部、2 0 4 は正以多、2 0 5 は外に貫てある。リードフレーム は428全(Ni42%のFc8金)からなり、リード フレームの反さは、穴部双千貫のある常式部でり、05 mm、力質粒子部のある厚角まで D. 2mmである。内 製菓子館の対向する先端部開士を連続する連絡部205 も召内(0、05mm厚)に足式されており、後述する 本基件状況をか設する無の打ちはを会変にて打ち止きし 裏い製造となっている。本実元氏では外部電子供202 は九状であるが、これに産業はされない。また、リード フレームタ村として42合金も思いたがこれに発定され ない。米売台上でも良い。

【0010】 水に、上足支質気リードフレームの製造方 在も都を思いて京都に改明する。 都4は本共英のソード フレームを製造した工程を示したものである。先ず、4 2 台金 (N [4 2 %のアセ台金) からなる。原を 0. 2 MMのリードフレーム原質300を印度し、低の出版を 駅間寄を行い見くの作的歌した(御え(4)) 後、リー (8) ドフレームをは300の展都にまえれのレジスト301 モ皇城し、双雄した。(四3 (b))。

よいて、リードフレーム共は300の発症から所定のパ ターン草を吊いてレジストの爪走の部分のみに貫光を行 った後、製造処理し、レジストパターン301人をお成 LC. (23 (c))

典レジストとてしば東京応応を収金社会のネガ製点状レ ジスト (PMERレジスト) も世界した。 ないで、レジ ストパターン301人を刷解製性無として、57°C、 ド系の熱可型性防寒取出Mi22C(日立化成長区で 10 村300の無差からスプレイエッチングして、わわせは

の本面区が区でに示されるリートフレーニを作品した。 (23 (c)). 62 (b) 01. 620A) - A2C おける以正区である。このは、レジストを米皿したは、 洗井必要を見したは、 原定の世界 (内部以子針分を含む 循域) のみにまメッキを見を行った。 (D.3 (e)) 南、上記リードフレームの旨造工法においては、図 2 (b) に示すように、なた部となればも形成するため、 丸配量予形成を飲からのエッテング (成分) を多く行 い、反対匹例からは少なのにエッチング (点社) モ持っ た。また、セメッキに代え、オメッキやパラジウムメット キでも長い。上記のリードフレームの口込方及は、1ヶ の中華は久安を作祭するために必要なリードフレーム! グの製造方法であるが、値をは生意性の色から、リード フレール非ポモエッテングのエするは、心2にボナリー ドフレームを収集機能付けした状態で作品し、上記の工 姓を行う。この場合は、即でに示すの称単205の一郎 に選びてるお料(配示していない)モリードフレームの 外側に立けて延付けせせとする。

(0011) 次に、上記のようにしては割されたリードフレームを果いた。本見明の旅店料止型半温体状態の製 10 通方比の実施例を配にそって放析する。図4は、主実施例附近対止型半温体器型の製造工程を示すものである。園3に示すようにして存留されたリードフレーム400の外部電子部402元成都(長田)と対向する展記に、ボリイミド系無理化型の発験質量材(テープ)401(日立化成状式を登録、HM122C)を、400°C。6Kg/m°で1、0か奈任者して貼りつけた(図4(a))。この状態の不能即を図5に示す。この接行ち扱き企型405A、405Bにて(図4(b))。以向する内部減予部の完成部を容易する定及部403と、10その部分の延過差費材(テープ)401とそ行ち払いた。(図4(c))

次いで、外や打ちはミガ上び圧を用え取る06人、4063を用い、外や部404をはび不変の部分を切り起て (翻4(d))と取時に、純維性を以404を介して本 講修展学407上にリード部408の無圧をを行った。 (翻4(e))

間。この個名(d)に示す。「投リードと意思してリードフレーム全体を支えているのには204を含む不要の 部分を切り難しは、解母対止した技に行っても良い。こ (6 の場合には、過まの事産リードフレームを用いたQFP パッケージ等のようにデムバー(BRしていない)モン けると良い。リードは410を単級に基子411へ反配 した後、ワイヤー414により、半点は菓子の菓子(パ ッド)411人とリード部410の内型電子410人と を電気的には渡した。(B4(I)) その後、所定の全型を用い、エボキシ系の解放415で リード部410の外部は子部4108のみを反比をせ て、全体を対止した。(B4(g)) ここでは、毎月の全型(保示していない)モホいたの が文の面(か割以子が)もなしがなり止てされば、まてしてかないで、食べて、食べされているのだ以子が410日上に年日ベーストモスクリーンが制により無不し、中田(ベースト)からなるが飲む様く16を移動し、本見味の影響が入止型を連体状態を推動した。(図4(h))

t

日、半田からなう方が見ばく16の作台に、スクリーン 印制に確定されるものではなく、リフローまたはポッテ イング等でも、医科基底と半温は至定との序形にど至な 18 夏の半田が持られれば良い。

[0012]

(発明の効果) 本発明は、上足のように、更なも割割別 止型年後は数数の高度性化、実際状化が出められるである。 のもと、年後体数数パッケージサイズにおけるテップの 占有おを上げ、平線体数数の小型化に対応させ、国際基 低への気息を登録をでき、即ち、国際基値への気息 症成を向上させることができる場合は歴の技術を引いた したものであり、保険に収集のTSOP等の小型パッケージに個目であった更なる多ピン化を実現した 型半減体状態の提供を可能としたものである。

【四面の原年な故事】

【図1】 表現例の複数打入型単語作品度の概式状態出及 び質解単位

【日2】大馬外のリードフレームの年日田

【図3】 共気外のリードフレームの製造工会器

【劉4】実施列の解除対止翌年条件整備の製造工管団


【回 5】 実質的のリードフレームに絶及後継 材を貼りつけた状型の学部曲

【符号の双柄】

1 . . .

100	祝四对止型牛菜件名誉		
101	,并提供象子		
101A	総子部 (パッド部)		
102	リード館		
102A	- A K K + K		
1 0 2 B	外面电子型		
102C	が成り一ド部		
103	714		
104	的单位单 件		
105	. MAR		
106	半田(ベースト)からなる方針		
SH			
200	リードフレーム		
2 0 1	内部推干部		
2 0 2	力 節電子 部		
2 0 3	な状リードロ		
2 0 4	祖は集		
2 0.2	ភ ខ ន		
3 0 0	リードフレーム ま な		
3 0 1	レジスト		

the second



Japanese Patent Laid-Open Publication No. Heisei 8-125066

[TITLE OF THE INVENTION]

Resin Encapsulated Semiconductor Device, Lead Frame

5 Used Therein, and Fabrication Method for the Resin

Encapsulated Semiconductor Device

[CLAIMS]

15

20

- A resin encapsulated semiconductor device
 comprising:
 - a semiconductor chip;
 - a plurality of leads fixedly attached to a terminalend surface of the semiconductor chip by an insulating
 adhesive interposed between the semiconductor chip and the
 leads, each of the leads including integral portions, that
 is, an inner terminal portion adapted to be electrically
 connected to an associated one of terminals of the
 semiconductor chip, an outer terminal portion extending
 outwardly in a direction orthogonal to the terminal-end
 surface of the semiconductor chip and adapted to be
 connected to an external circuit, and a connecting lead
 portion adapted to connect the inner and outer terminal
 portions to each other; and
- outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of

solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate.

2. The resin encapsulated semiconductor device according to claim 1, wherein the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets.

3. A lead frame comprising:

20

a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other;

each of the outer terminal portions of the leads
25 being protruded in a direction orthogonal to a lead frame

surface via an associated one of the connecting lead portions;

the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively;

5

10

connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and

an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame.

15
4. A method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive-interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit,

and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate, comprising the steps of:

5

10

15

20

25

(A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions, - the inner . lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to theconnecting lead portions in such a fashion that they form

an integral structure together, thereby protecting the entire portion of the lead frame;

- (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor whip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween;
- (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions;
- (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and
- (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

5

10

15

	•			
			•	
• •				
		•		
				. •
			a. *	
				÷
and the state of t				

[FIELD OF THE INVENTION]

The present invention relates to a resin encapsulated semiconductor device (plastic package) in which a semiconductor chip is packaged, and more particularly to a semiconductor device configured to achieve an improvement in mounting density or to have a multi-pinned structure and a method for manufacturing such a semiconductor device.

10 [DESCRIPTION OF THE PRICE ART]

15

20

25

Recently, semiconductor devices have been developed to have a higher integration degree and a higher performance by virtue of developments of techniques associated with an increase in integration degree and miniaturization and in pace with the tendency of electronic appliances to have a high performance and a light, thin, simple, and miniature structure. A representative example of such semiconductor devices is an ASIC of LSI. For instance, developments of resin encapsulated semiconductor device plastic packages have been advanced from surfacemounting packages such as SOJs (Small Outlined-Leaded Packages) or QFPs (Quad Flat Packages) to packages having a miniature structure mainly achieved in accordance with a thinness obtained by virtue of developments of TSOPs (Tin Small Outline Packages) or to LOC (Lead On Chip) structures

adapted to achieve an improvement in the chip packaging efficiency by virtue of developments of an internal threedimensional package structure. In addition to an increase in integration degree and improvement in performance, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of encapsulated semiconductor packages. In the above mentioned conventional packages, however, there is a limitation in miniaturization because those packages have a structure in which leads are arranged around a chip. Similarly, leads are arranged around a chip in the case of miniature packages such as TSOPs. In such packages, there is also a limitation in increasing the number of pins due to the pin pitch used.

15

20

25

10

5

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

As mentioned above, there has been demand for an increase in integration degree and improvement in performance of resin encapsulated semiconductor devices. Also, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In such situations, the present invention makes it possible to increase the occupancy degree of a chip in a semiconductor package with a limited size while reducing the mounting area of the

semiconductor package on a circuit board to achieve a miniaturization of the resulting semiconductor device. That is, the present invention is adapted to provide a resin encapsulated semiconductor device capable of achieving an improvement in the mounting density thereof on a circuit board. Also, the present invention is adapted to achieve an increase in the number of pins which is difficult in miniature packages such as conventional TSOPs.

10 [MEANS FOR SOLVING THE SUBJECT STATTERS]

5

15

20

25

The resin encapsulated semiconductor device of the present invention is characterized in that it comprises: a semiconductor chip; a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the

leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate. The above semiconductor device can be embodied into a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

The above semiconductor device is also characterized in that the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. The lead frame of the present invention is characterized in that it comprises: a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be

connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions; the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively; connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame. The above lead frame can be embodied into a lead frame for a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

15

20

25

er a fill at Newson and

The present invention is also characterized by a method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached

5

10

15

20

25

to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the leads being externally exposed from a outer encapsulate, comprising the steps of: (A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a

lead frame surface via an associated one of the connecting lead portions, the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame; (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions. punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween; (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions; (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and

5

10

15

20

25

The Standard .

encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

[FUNCTIONS]

5

10

15

20

25

With the above mentioned configuration, the resin encapsulated semiconductor device of the present invention can increase the occupancy degree of the chip while achieving a miniaturization thereof. That is, the resin encapsulated semiconductor device is capable of reducing the mounting area thereof on a circuit board and achieving an improvement in the mounting density thereof on the circuit board. In particular, the present invention achieves a miniaturization of the semiconductor device by fixedly attaching a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other to a surface of a semiconductor chip by an insulating adhesive layer interposed between the semiconductor chip and the leads, and connecting outer electrodes made of solder to the outer terminal portions, respectively. Also, the present invention achieves an increase in the number of pins in the semiconductor device by arranging the outer electrodes made of solder in a two-

dimensional fashion on a plane parallel to the surface of the semiconductor chip. Where the outer electrodes made of solder are formed in the form of solder balls and arranged in a two-dimensional fashion, a BGA type semiconductor device capable of achieving an increase in the number of pins can be obtained. In the above semiconductor device, the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. Thus, the semiconductor device has a simple structure suitable in regard to productivity. frame of the present invention makes it possible to fabricate the above mentioned resin encapsulated semiconductor device by virtue of there above mentioned configuration thereof. However, this lead frame can be fabricated using a half etching method during an etching process as used for conventional lead frames. The method for fabricating a resin encapsulated semiconductor device in accordance with the present invention involves the steps of applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out

. 20

15

20

the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween, and cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the Thus, a plurality of leads each cut-off portions. including an inner terminal portion and an outer terminal portion integral with each other are mounted on a semiconductor chip. Accordingly, the present invention makes it possible to achieve a miniaturization of semiconductor devices. In accordance with the present invention, it is also possible to fabricate a resin encapsulated semiconductor device having an -increased number of pins.

20

25

5

10

15

(EMBODIMENTS)

Hereinafter, embodiments of the present invention associated with resin encapsulated semiconductor devices will be described in conjunction with the annexed drawings.

Fig. 1A is a cross-sectional view schematically

illustrating a resin encapsulated semiconductor device according to an embodiment of the present invention. Fig. 1B is a perspective view illustrating an essential part of the resin encapsulated semiconductor device. Figs. 1A and the reference numeral 100 denotes 101 a semiconductor encapsulated semiconductor device, chip, 102 leads, 102A inner terminal portions, 102B outer terminal portions, 102C connecting lead portions, 101A contacts (pads), 103 wires, 104 an insulating adhesive, 105 a resim emcepsulate, 106 outer electrodes made of solder (paste), respectively. The resin encapsulated semiconductor device according to this embodiment fabricated using a lead frame which will be described In this resin encapsulated semiconductor hereinafter. device, a plurality of L-shaped leads 102, each of which has an inner terminal portion 102A and an outer terminal portion 102 integral with each other, are mounted on a semiconductor chip 101 by means of an insulating adhesive 104. An outer electrode 106, which is made of solder, is attached to each outer terminal portion 102B. The outer electrode 106 is outwardly protruded from a encapsulate 105. The resin encapsulated semiconductor device configured as mentioned above has a package area substantially equal to the entire area thereof. When this semiconductor device is mounted on a circuit board, the

5

10

15

20

solder is melted and then solidified to allow the outer terminal portions 102B to be electrically connected to an. external circuit. In the resin encapsulated semiconductor device according to the illustrated embodiment, contacts (pads) 101A provided at the semiconductor chip 101 are arranged in pairs along a center line L of semiconductor chip 101 at opposite sides of the center line L in such a fashion that contacts included in each contact pair face each other. The outer terminal portion 102B of each lead is spaced apart from the inner terminal portion 102A of the lead. Between the inner and outer terminal portions 102A and 102B; a connecting lead portion 102C is interposed. The connecting lead portion 102C of each lead. is bent in a direction orthogonal to the major surface of the semiconductor chip at a position near an associated one of the side surfaces of the semiconductor chip 101, so that it has an L shape. In each lead, the outer terminal portion 102B is arranged at an end of the connecting lead portion 102C. The outer terminal portions 102B of the leads are arranged in a one-dimensional fashion on a plane parallel to the major surface of the semiconductor chip That is, the outer terminal portions 102B are arranged in two lines at opposite sides of the center line As mentioned above, one outer electrode 106 made of solder is connected to the outer terminal portion 102B of

5

10

15

20

each lead and outwardly exposed from the resin encapsulate

For the insulating adhesive 104, a polyimide-based thermoplastic adhesive having a thickness of 100 µm (HM122C manufactured by Hitachi Chemical Co., Ltd.) is preferably used. Alternatively, a silicon denaturalized polyimide adhesive (ITA1715 manufactured by Sumitomo Bakelite Co., Ltd.) or a thermosetting adhesive (HG5200 manufactured by Tomoekawa Papermaking Co., Ltd.) may be used. Although ou er electrodes made of solder paste are used in the illustrated embodiment, solder balls may be used.

5

10

15

20

25

As mentioned above, the resin encapsulated semiconductor device according to the illustrated embodiment has a package area substantially equal to the entire area thereof. That is, the illustrated embodiment of the present invention provides a package having a compact structure in regard to area. In accordance with the present invention, a thinned package structure can also be provided in that it is also possible to reduce the package thickness to about 1.0 mm or less. Although the outer electrodes have been described as being arranged in two lines along the contacts (pads) of the semiconductor chip, they may be arranged in a two-dimensional fashion. This is achieved by arranging contacts of the semiconductor chip in a two-dimensional fashion. On the surface of the

semiconductor chip arranged with those contacts, a plurality of terminal sets each having an inner terminal and outer terminal integral with each other are arranged in a two-dimensional fashion. In this case, it is possible to fabricate a semiconductor device using a semiconductor chip with an increased number of pins.

5

10

15

20

25

An embodiment of the present invention associated with a lead frame will now be described. The lead frame according to this embodiment is adapted to be used in the above mentioned semiconductor device. Fig. 2 is a plan view of the lead frame according to this embodiment. Fig. 2, the reference numeral 200 denotes a lead frame, 201 inner terminal portions, 202 outer terminal portions, 203 connecting lead portions, 204 a connecting portion, and 205 an outer frame portion, respectively. The lead frame is made of 42 ALLOY (namely, an Fe alloy containing 42% Ni). The lead frame has a thickness of 0.05 mm at its thinner portion, that is, the inner terminal portions, and a thickness of 0.2 mm at its thicker portion, that is, the outer terminal portions. The connecting portion, which connects facing tips of the inner terminal portions to each other, has a thickness of 0.05 mm corresponding to that of the thinner portion. This connecting portion has a structure capable of allowing an easy punching thereof in the fabrication of the semiconductor device, as described

hereinafter. Although the outer terminal portions 202 have a ball shape in the illustrated embodiment, they are not limited to this shape. Also, although the lead frame has been described as being made of the 42 ALLOY, it is not limited to this material. For the lead frame, a copper-based alloy may be used.

5

10

15

20

Now, fabrication of the lead frame according to the illustrated embodiment will be described in brief. Fig. 4 illustrates a process for fabricating the lead frame according to the illustrated embodiment. First, a lead frame blank 300 having a thickness of 0.2 mm was prepared which is made of a 42 ALLOY (an Fe alloy containing 42% Ni). The prepared lead frame blank 300 was then subjected to a cleaning process, thereby removing grease from the surfaces thereof (Fig. 3a). Subsequently, photoresist films 301 were coated over both surfaces of the lead frame blank 300, respectively. The coated photoresist films 301 were then dried (Fig. 3b).

Using desired pattern plates, the photoresist films 301 on both surfaces of the lead frame blank 300 were exposed to light at their desired portions. A developing process was then conducted to the light-exposed photoresist films 301, thereby forming photoresist patterns 301A.

For the photoreist films, a negative liquid-phase resist (PMER resist) manufactured by Tokyo Ohka Co., Ltd.

was used. Using the resist patterns 301A as anti-etch films, the lead frame blank 300 was subjected to a spray etching process at both surfaces thereof. The spray etching process was conducted using a ferric chloride solution of 48 BAUME at 57 °C. Thus, a lead frame having a structure of Fig. 2a was obtained (Fig. 3d). Fig. 2a is a plan view of the lead frame. Fig. 2b is a cross-sectional view taken along the line A1 - A2 of Fig. 2a. Thereafter, the remaining photoresist thin films were peeled off. The resulting structure was then subjected to a cleaning process. A gold plating process was subsequently conducted for desired portions of the lead frame, that is, regions including inner terminal portions (Fig. 3e).

5

10

15

20

25

e distribuies agreement and an array of the second of the

In the fabrication process of the lead frame, the etching process was conducted with a large etch depth at one major surface of the lead frame blank where outer terminal portions are to be formed, and with a small etch depth at the other major surface of the lead frame. In place of the gold plating, silver or palladium plating may be utilized. The above mentioned lead frame fabrication process is adapted to manufacture a single lead frame required for the manufacture of a single semiconductor device. In terms of productivity, however, the etching process is conducted for lead frame units each corresponding to the single lead frame shown in Fig. 2. To

this end, a frame member (not shown) is provided at a desired portion of the peripheral edge of the lead frame so as to connect a desired part of the outer frame portion 205 shown in Fig. 2 to a corresponding one of an adjacent lead frame.

5

10

15

20

Using the lead frame fabricated as mentioned above, the resin encapsulated semiconductor device according to the present invention was fabricated. Now, a method for fabricating the resin encapsulated semiconductor device in accordance with an embodiment of the present invention will be described. Fig. 4 illustrates the method fabricating the resin encapsulated semiconductor device in accordance with the embodiment of the present invention. A polyimide-based thermosetting insulating adhesive (tape) 401 (HM122C manufactured by Hitachi Chemical Co., Ltd.) was applied to one surface, formed with the outer terminal portions 402, of the lead frame 400 fabricated as in Fig. 3 and the outer surface of the lead frame 400 using a hot pressing process conducted at 400 °C and 6 Kg/m² for 1.0 second Fig. 4a). The resulting structure is shown in Fig. 5 which is a plan view. Thereafter, the connecting portions 403 connecting facing tips of the inner terminal portions were punched using punching dies 405A and 405B (Fig. 4b). Also, portions of the insulating adhesive

(tape) corresponding to those connecting portions 403 were punched (Fig. 4c)

Subsequently, unnecessary portions of the lead frame including the outer frame 404 were cut off using outer frame punching and pressing dies 406A and 406B (Fig. 4d). The lead frame was then bonded to a semiconductor chip 407 at its leads 410 under pressure while applying heat (Fig. 4e).

The process for cutting off the unnecessary portion of the lead frame including the outer frame 404 supporting the entire portion of the lead frame along with the connecting lead portion, as shown in Fig. 4d, may be carried out after an resin encapsulating process. In this case, dam bars (not shown) are preferably provided, as in QFP packages typically using a lead frame having a single layer structure. After the mounting of the leads 410 on the semiconductor chip 411, the inner terminal portion 410 of each lead 410 was electrically connected to an associated one of terminals (pads) 411A of the semiconductor chip 411 (Fig. 4f).

10

15

20

Subsequently, an epoxy-based resin 415 was molded to encapsulate the resulting structure while exposing the outer terminal portions 410B of the leads 410 using a desired mold (Fig. 4g).

Although a specific mold (not shown) was used for the above process in the illustrated case, use of such a die may be unnecessary in so far as the resin encapsulating process can be conducted under the condition in which desired portions (outer terminal portions) of the lead frame are left. Thereafter, a solder paste was coated on the exposed outer terminal portions 410B in accordance with a screen printing process, thereby forming outer electrodes 416 made of solder (paste). Thus, the fabrication of the resin encapsulated semiconductor device according to the present invention was achieved (Fig. 4h).

Although the formation of the outer electrodes 416 made of solder has been described as being achieved using a screen printing process, it may be achieved using a reflow or bonding process in so far as an amount of solder required for a connection of the semiconductor device to a circuit board is obtained.

(EFFECTS OF THE INVENTION)

5

10

15

As apparent from the above description, the present invention makes it possible to increase the occupancy degree of a semiconductor chip in a semiconductor package in situations requiring new resin encapsulated semiconductor devices having a highly integrated structure while exhibiting a high performance. The present invention

also makes it possible to reduce the area of the semiconductor device on a circuit board in order to cope with a compactness of the semiconductor device. That is, the present invention can provide a semiconductor device capable of achieving an improvement in the mounting density on a circuit board. At the same time, the present invention can provide a resin encapsulated semiconductor device having a new multipinned structure which could not be realized in compact packages such as conventional TSOPs.

5

to the second second